聯絡我們
市場
半導體面板級封裝
半導體面板級封裝技術解決方案​
面板級封裝是將晶圓級封裝概念轉移到方形面板尺寸的一種封裝技術，透過「化圓為方」這個概念，我們採用大面積的基板來提升封裝的面積利用率與生產效率。其關鍵技術為高密度金屬化重佈線層（RDL）的互連設計，能夠做為不同區域與材料之間的電性連接，從而提升封裝的穩定性與整體運算效能。​
金屬化重佈線層技術：實現高密度整合與高速訊號傳輸的核心​
先進封裝的高密度整合關鍵在於重佈線層RDL（Redistribution Layer） 技術。作為晶片與基板之間的核心互連層，RDL不僅可重新分佈晶片 I/O 接點、縮短訊號路徑，提供更緊密的電氣連結，並有效提升RFIC、 AI、5G、HPC 等晶片應用所需的高速、高頻訊號傳輸效率與穩定性；更透過區域性互連，從傳統 PCB 與載板製程，躍升至薄膜製程以及 2.5D、3D 等高階高整合度的封裝架構。​
兼容先晶片(Chip First)與後晶片(Chip Last)製程的封裝解決方案，滿足不同類型晶片封裝的需求​
在 Chip First 製程中，晶片會在重佈線層(RDL) 製作之前就先貼附載體(Carrier)上。這種製程方式適用於尺寸較小、結構較簡單的晶片類型，例如電源管理 IC(PMIC)、射頻 IC (RF IC)等。其優勢在於製程簡單、材料用量低，有利於提升整體產能與良率，並降低單位成本。​

相較之下，Chip Last 製程則是在完成重佈線層(RDL)結構後再進行晶片的貼附與封裝，適用於如 AI 晶片、高效能運算晶片等對封裝結構、I/O 數量與散熱性能有更高要求的元件。此製程可支援更高密度、更大面積的晶片封裝，同時提供更佳的線路設計靈活性與封裝可靠性。​

兩種製程架構的面板級封裝，皆能以高效率的方式實現最佳封裝效果，有助於封裝產業因應異質整合與高頻高效能應用的多元發展需求。​
無載板結構面板級封裝技術​ 超薄化 × 高效散熱​
RFIC 等晶片設計的 面板級扇出型封裝技術，以無載板 (Coreless) 結構實現超薄化與小型化。​

透過重佈線層 (RDL) 直接連接晶片，可達成 10µm - 30µm的高密度線路佈局，縮短信號傳輸距離並降低能量損耗。​

此外，無載板設計有效降低熱阻、提升散熱效率，特別適用於對厚度與散熱表現 具嚴苛需求的通訊與高效能應用，提供更靈活高效的先進封裝解決方案。​
高密度面板級封裝技術​ 大晶片 × 細線路​
為 AI 晶片以及高效能運算（HPC）等晶片設計的面板級封裝技術，突破線寬線距限制，是推動 大型 AI 晶片 產能與效能躍升的關鍵技術。​

隨著 AI 晶片設計日益複雜、尺寸持續放大，晶圓級封裝逐漸面臨 面積利用率與效率的瓶頸。面板級封裝可突破限制，以 <10µm/10µm 線寬線距 提供更高密度、更靈活的基板設計，同時大幅提升產能。​

以 700 × 700 mm 方形基板 為例，其封裝量約為 12 吋晶圓的 8 倍，能有效降低成本，並提升產能與資源利用率。​

更重要的是，該技術可同時支援 多顆晶片封裝，並整合不同尺寸的晶片，滿足多樣化市場需求，特別適用於 AI 晶片與高效能運算 (HPC)。這為先進封裝產業開啟了高效能與高彈性的全新篇章。​
  • 以重佈線層為互連核心，實現高密度、細間距互連​
  • 大幅提升產能與面積利用率​
  • 支援先晶片（Chip First）與後晶片（Chip Last）製程​
  • 達成封裝體積更薄、散熱佳且降低生產成本​
  • 面板級封裝整廠生產設備解決方案 ─ 已獲得驗證是實踐量產的途徑​
面板級封裝金屬化重佈線層技術：實現高密度整合與高速訊號傳輸的核心​
檔案下載
PDF
Panel RDL Wet Solutions
PDF
Panel-Level Packaging Technology
聯絡我們
亞智科技股份有限公司
320021桃園市中壢區中園路168-1號4樓
+886 3 452 9811
info.tw@manz.com
隱私權 更改您的同意