板级封装技术凭借其高密度芯片集成、成本效益和高生产效率等优势,已应用于车载电源管理芯片和低轨卫星射频芯片。目前,该技术的应用范围正逐步扩展至 AI 芯片领域。
FOPLP (Fan-Out Panel Level Packaging) 技术可实现无基板 (Coreless) 封装,显着降低封装厚度并大幅缩小封装体积,从而在有限空间内实现高密度电路布局。采用重布线层 (RDL) 直接连接芯片与面板,不仅缩短信号传输路径、降低损耗,还因无载板结构而减少热阻,提升散热效率,并节省昂贵的基板材料成本。同时,凭借大尺寸面板的高产能特性,可显着降低单位封装成本,为通信、高性能计算 (HPC) 、AI 等对封装厚度与散热要求严苛的应用提供更加灵活、高效的先进封装解决方案。
在Chip First工艺中,芯片在重布线层(RDL)制作之前就被贴附到载体 (Carrier) 上,适用于尺寸较小、结构较简单的芯片,如电源管理IC (PMIC)、射频IC (RF IC) 等。其优势在于工艺流程简单、材料用量少,有助于提升整体产能与良率,并降低单位成本。
相较之下,Chip Last工艺则在完成RDL结构后才进行芯片的贴装与封装,适用于AI芯片、高性能计算芯片等对封装结构、I/O数量和散热性能要求更高的器件。该工艺可支持更高密度、更大面积的芯片封装,同时提供更佳的线路设计灵活性和封装可靠性。
兼容两种工艺架构的面板级封装能够以高效率、低成本实现最优封装效果,并帮助封装行业应对异构集成及高频、高性能应用的多元化发展需求。
新型的垂直电镀铜无需使用治具,透过专利的基板固定方式即可完成单面电镀铜制程,可节省治具的购置成本及在制程中的电镀药水消耗和药水清洗成本。
此外该电镀设备采用模组化设计,可根据客户产能、厂房占地面积进行灵活配置,零组件可快速操作及拆卸,易于维护及保养,能够进行高效生产。
Chip-on-Panel-on-Substrate (CoPoS) 「化圆为方」的概念,是封装技术的大趋势