CoPoS（Chip-on-Panel-on-Substrate）技术是由 CoWoS 技术面板化演进而来的封装方案。该技术通过重布线层（RDL）工艺优化金属层结构，强化不同导电层与材料之间的电路互联布局，有效提升芯片的稳定性与计算性能
随着 AI 芯片设计日益复杂、尺寸不断增大，圆形晶圆在面积利用率和封装效率方面逐渐遇到瓶颈。CoPoS 技术在 CoWoS-R 架构基础上，将圆形晶圆转化为方形面板基板。这一变革不仅提升了基板封装的灵活性，还大幅提高了产能效率。例如，700 × 700 mm 的方形基板，其封装容量约为 8 片 12 英寸晶圆的总和，可显着降低制造成本，同时提升产能和资源利用率。
该技术的一大优势是支持多芯片封装，并可整合不同尺寸的芯片，满足多样化的市场需求。CoPoS 技术为 AI 芯片、通讯、高性能计算（HPC）等应用提供了高度灵活、性价比突出的封装解决方案，正引领先进封装产业迈入全新阶段。
先进封装实现高密度集成的关键在于重布线层 RDL（Redistribution Layer）技术。作为芯片与基板之间的核心互连层，RDL 不仅能够重新分布芯片 I/O 引脚、缩短信号路径，提供更紧密的电气连接，还能有效提升 AI、5G、HPC 等应用所需的高速、高频信号传输效率与稳定性。
同时，RDL 技术通过区域性互连，将集成度从传统 PCB 与载板工艺提升至薄膜工艺及 2.5D、3D 等高阶封装架构。借助 CoPoS 技术，更可将多颗功能芯片一次性集成至单一封装中，实现更高的系统集成度与性能，成为半导体先进封装工艺中的关键竞争优势。
Chip-on-Panel-on-Substrate (CoPoS) 「化圆为方」的概念，是封装技术的大趋势
